Co je poloviční odečítač: Práce a jeho aplikace, K-MAP, obvod využívající bránu NAND

Ke zpracování informací, jako je světlo nebo zvuk z jednoho bodu do druhého, můžeme použít analogové obvody poskytnutím správných vstupů ve formě analogových signálů. V tomto procesu existuje šance na zachycení šumu vstupními analogovými signály, což může vést ke ztrátě výstupního signálu, to znamená, že jakýkoli vstup, který zpracováváme na vstupní úrovni, se nerovná koncovému stupni. Chcete -li překonat tyto digitální obvody jsou implementovány. Digitální obvod může být navržen s logickými hradly. Logické brány jsou elektronický obvod, který provádí logické operace na základě svých vstupů a dává výstupu pouze jeden bit, buď nízké (logické 0 = nulové napětí) nebo vysoké (logické 1 = vysoké napětí). Kombinační obvody mohou být navrženy s více než jednou logickou bránou. Tyto obvody jsou rychlé a časově nezávislé bez zpětné vazby mezi vstupem a výstupem. Kombinační obvody jsou užitečné pro aritmetické a booleovské operace. Mezi nejlepší příklady kombinačních obvodů patří poloviční sčítač, plný sčítač, poloviční odečítač, plný odečítač, multiplexory, demultiplexory, kodér a dekodér. se používá k odečtení dvou bitů od vstupu. Zde je výstup odečítače čistě závislý na současných vstupech a nezávisí na předchozích fázích. Poloviční odečítací výstupy jsou rozdílové a barrow. Je to podobné jako u artrimetického odčítání, kde v případě, že je podtrend větší než minule, půjdeme na půjčku B = 1, jinak by půjčka zůstala nulová B = 0. Abychom to lépe pochopili, pojďme se dostat do níže uvedené tabulky pravd. poloviční subtraktor-blokový diagram Pravdová tabulka Poloviční subtraktorová pravdivostní tabulka ukazuje výstupní hodnoty podle vstupů, které jsou použity ve vstupních fázích. Pravdivá tabulka je rozdělena na dvě části. Levá část je označena jako vstupní stupeň a pravá část jako výstupní stupeň. V digitálních obvodech vstup 0 a vstup 1 indikuje logickou nízkou a logickou vysokou. Podle konfigurace logická nízká znamená nulové napětí, logická vysoká znamená vysoké napětí (jako 5V, 7V, 12V atd.). Vstupy Výstupy Vstup -AVstup -BDiference -DBarrow -B 000010 1001111100 Pravdivá tabulka Vysvětlení Když jsou vstupy A a B nulové, jsou výstupy polovičního subtraktoru D a B také nulové. Když je vstup A vysoký a B je nulový, rozdíl je vysoký, tj. 1 a Barrow je nula Když je vstup A nulový a vstup B je vysoký, pak jsou výstupy D a B vysoké s příslušnými. Když jsou oba vstupy vysoké, oba výstupy polovičního subtraktoru jsou nulové. Z výše uvedené tabulky pravdivosti můžeme najděte rovnici pro rozdíl (D) a Barrow (B). Rovnice pro rozdíl-D: Rozdíl je vysoký, když vstupy A = 1, B = 0 a A = 0, B = 1. Z tohoto tvrzení D = AB '+A'B = A⊕B. Podle rovnice D označuje Ex-nebo bránu. D = A⊕B Rovnice pro Barrow-B: Barro je vysoké pouze tehdy, je-li vstup A nízký a B je vysoký. Od tohoto bodu bude rovnice pro Barrow B, B = A'BB = A'B Z výše uvedených rozdílných a barrowových rovnic můžeme navrhnout poloviční subtraktorový obvodový diagram pomocí K -MapK -MapKarnaughova mapa zjednodušuje výraz booleovské algebry pro obvod polovičního odečítače. Toto je oficiální metoda pro nalezení booleovské rovnice algebry pro jakýkoli obvod. Pojďme vyřešit booleovské výrazy pro obvod polovičního odečítače pomocí K-mapy. K-Mapa pro rozdíl (D) a Barrow (B)K-mapa pro rozdíl (D) a Barrow (B) Podle K-mapy je první implikace A'B a druhá implikace je AB'.Když tuto dvě implikační rovnici zjednodušíme, získá se zjednodušená rovnice pro rozdíl DD = A'B+AB'Pak D = A⊕B. Tato rovnice jednoduše označuje bránu Ex-OR. Abychom našli zjednodušený booleovský výraz pro barrow B, musíme postupovat stejným způsobem, jaký jsme použili pro rozdíl D. Proto B = A'B.Half Subtractor pomocí NAND GatesNAND gate a Brány NOR se nazývají univerzální brány. Zde se brána NAND nazývá univerzální brána, protože můžeme navrhnout jakýkoli typ digitálního obvodu s využitím n číselných kombinací bran NAND. Díky této specialitě se brána NAND nazývá univerzální brána. Nyní navrhneme obvod polovičního odečítače pomocí bran NAND.poloviční subtraktor implementovaný s branami NAND Můžeme navrhnout obvod polovičního subtraktoru s pěti branami NAND. Zvažte A a B jako vstupy do prvního stupně brány NAND, jeho výstup je opět připojen jako jeden vstup do druhé brány NAND stejně jako třetí brána NAND. Podle jejich vstupů dává výstup a v konečné fázi z bran NAND bude na výstupu výstup rozdílového výstupu D a výstupu B. Rovnice konečného rozdílu D je D = A Rovnice ⊕B a barrow B jako B = A'B. Použitím různé kombinace bran NAND pro konstrukci polovičního odečítače budou konečné diferenciální rovnice a barrow pouze D = A⊕B a B = A'B. Half Subtractor Existují různé aplikace těchto subtraktorů. Prakticky je lze snadno analyzovat. Některé z nich jsou uvedeny následovně. Pro odečtení čísel přítomných ve sloupcích na nejmenších pozicích jsou upřednostňovány tyto odčítače. Aritmetická a logická jednotka (ALU) přítomná v procesoru upřednostňuje tuto jednotku pro odčítání. Minimalizovat zkreslení zvuku na základě požadované operace má poloviční odčítač schopnost zvýšit nebo snížit počet operátorů. V zesilovači se používají poloviční odčítače. Při přenosu zvukových signálů se tyto používají k zamezení zkreslení. Jde tedy o vše Poloviční odčítací obvod. V podmínkách v reálném čase nelze odečítat více čísel bitů pomocí polovičních odečítačů. Tuto nevýhodu lze překonat použitím úplného odečítače.

Zanechat vzkaz 

Seznam zpráv